介紹
探索半導體設計的前沿領域——chiplet（芯粒技術）。作為擴展複雜晶元和擺脫晶元光罩尺度限制（reticle limitation）的革命性解決方案，芯粒技術的應用引起了整個行業的關注。
在這篇文章中，我們將深入探討阻礙芯粒技術廣泛應用的五大挑戰，以及業界如何克服這些挑戰，充分釋放這項變革性技術的潛力。
什麼是Chiplet？
芯粒是在集成電路中執行特定功能的小型半導體裸片（小晶元）。與創建單一的晶元來處理所有功能的傳統晶元不同，芯粒技術把不同的元件或功能分解到不同的小晶元中。
這些芯粒可以獨立設計、製造和測試，為半導體開發提供了靈活性和可擴展性。
為何認為Chiplet是未來的趨勢？
芯粒技術被認為是半導體設計的未來，原因有以下幾點：
可擴展性：芯粒技術提供了一種可擴展的解決方案，克服了半導體製造中晶元光罩尺度所帶來的限制。設計人員可以使用多個芯粒來創建一個可擴展的架構，其中每個芯粒都專門用於特定任務，而不是去突破單個大型晶元的界限。
靈活性：芯粒技術提供了一種模塊化的晶元設計方法，允許設計人員根據具體要求匹配和組合不同的組件。這種靈活性使設計人員能夠根據從消費電子到數據中心等不同應用的需要，量身定製解決方案。
上市時間：獨立開發更小的芯粒有可能縮短產品的上市時間。它允許並行開發不同的組件，從而簡化了整體設計和製造流程。
成本效益：芯粒技術允許在各種產品中重複使用標準化晶元組設計，從而有助於節約成本。此外，芯粒技術的模塊化特性使公司能夠專註於優化單個的芯粒的生產，從而提高良品率並降低總體製造成本。
性能優化：芯粒提供了一種優化性能的途徑，即為專門任務定製特定芯粒。這種專業化設計可帶來更高效、更省電的設計，從而提高系統的整體性能。
採用芯粒技術的五大障礙
晶圓管理：效率最大化和成本最小化
採用芯粒技術的基本挑戰之一是複雜的晶圓管理。在基於芯粒的設計中，單個晶元可能由多個芯粒組成，每個芯粒組在單獨的晶圓上製造。
例如，帶有N個晶元的XPU需要N個晶圓，從而使製造、測試和組裝流程複雜化。通過異構集成將這些不同的晶片合併成一個內聚封裝會提升複雜性、時間敏感性，並增加出錯的可能性。
此外，管理每個設計中的多個晶片的成本也是一個重大障礙，對基於芯粒的方法的經濟可行性提出了挑戰。
舉例說明：考慮一家使用芯粒技術開發高性能圖形處理器（GPU）的半導體公司。GPU由多個芯粒組組成，每個芯粒分別負責著色器處理、內存管理和渲染等特定功能。
為了最大限度地提高晶圓管理的效率並降低成本，公司採用了先進的調度演算法，在專用晶圓上優化每個芯粒的生產。
這一策略有助於簡化製造流程，確保每個晶片都符合所需的規格，從而提高生產流水線的成本效益。
產量挑戰：提高晶元製造的良率
良率管理是半導體製造的一個重要方面，而晶元組則為這一過程帶來了新的複雜性。
雖然將面積較大的單一晶元拆分為設計複雜度較低的芯粒看似具有良率上的優勢，但隨著芯粒數量的增加，良率檢查流程變得越來越耗時耗力。管理多個芯粒的規格會使良率優化過程變得更加複雜。
為緩解這一問題，有人建議將較大的功能塊合併到單個芯粒中，但在實現和管理所需良率方面仍存在挑戰。
業界必須解決這些良率難題，使晶元真正成為傳統單一集成晶元設計的可行替代方案。
舉例說明：一家半導體製造商正在生產用於下一代人工智慧（AI）處理器的芯粒。
該公司認識到與多芯粒相關的良率挑戰，因此投資於先進的機器學習演算法，以分析每次生產運行的數據。
通過利用預測分析，製造商可以在生產流程早期發現潛在的良率問題，從而進行主動調整，優化生產條件。
這種方法不僅提高了整體生產率，還確保了最終的芯粒產品符合質量標準，降低了與產量相關的挫敗發生的可能性。
測試效率：簡化流程，實現最佳性能
芯粒的測試效率是另一個重大障礙。由於每個芯粒都位於一個單獨的晶圓上，因此測試過程成為整個開發流程中一個關鍵的資源密集型環節。
整合多個晶片上分割出來的芯粒以創建最終硅晶元的做法擴大了測試要求，需要額外的資源和測試硬體。由此導致的測試成本增加。使人們對基於芯粒的設計與傳統集成方法相比的整體上是否更為「經濟」產生了疑問。
業界必須開發簡化的測試流程，以優化效率並最大限度地降低與芯粒測試相關的成本。
舉例說明：試想一家科技巨頭正在為智能手機開發基於芯粒的片上系統（SoC）。由於眾多芯粒提供不同的功能，測試效率成為一個關鍵問題。
該公司實施了一個全面的自動測試框架，該框架集成了每個晶元的獨特測試要求。該框架允許同時測試多個芯粒，大大減少了測試時間和資源需求。
因此，該公司實現了更高效的測試流程，確保了基於芯粒的SoC的可靠性和性能。
成本影響：平衡創新與經濟性
芯粒的使用改變了半導體製造的成本變化。由於管理多個晶片固有的複雜性，製造、測試和組裝晶元的成本不斷攀升。
要讓芯粒成為昂貴的集成晶元設計替代品，平衡這些成本至關重要。雖然芯粒被定位為「超越摩爾」的解決方案，但成本優化對其能否被廣泛接受至關重要。
我們面臨的挑戰是，能夠控制設計達到光罩極限尺寸的晶元所增長的成本，並保持基於芯粒的方法的經濟可行性。
舉例說明：一家初創公司率先採用芯粒技術，為邊緣計算設備提供經濟高效的解決方案。由於認識到管理多個晶片對成本的影響，這家新公司採用了模塊化設計方法。
通過開發可在不同產品線中重複使用的標準化模塊化的芯粒，該公司最大限度地減少了對定製製造工藝的需求，從而降低了總體成本。
這種方法使這家初創公司能夠平衡芯粒設計的創新性和經濟性，從而使其產品在市場上具有競爭力。
人力需求：組建面向未來的專家團隊
採用芯粒的一個較少討論但同樣重要的方面是對人力資源需求。
要開發和管理基於芯粒的設計，就需要一支技術熟練的員工隊伍，他們必須具備處理多個芯粒錯綜複雜問題的專業知識，這就增加了整體開發成本。
與單晶元集成的方法相比，基於芯粒的設計需要更廣泛的人才庫，這也是企業必須仔細權衡的經濟因素。
舉例說明：一家半導體研究所處於芯粒技術開發的前沿。該研究所深知熟練勞動力的重要性，因此與大學合作開設了芯粒設計和製造的專業課程。
通過積極促進未來工程師和研究人員的教育和培訓，該研究所確保了具備芯粒設計所需專業知識人才的穩定供應。
這種積極主動的人力資源建設方式，才能滿足了芯粒領域對專業技術人才的需求。
結論：採用芯粒是半導體設計的未來
在充滿活力的半導體設計領域，克服5個關鍵障礙對芯粒技術的廣泛應用至關重要。探索業界如何應對這些挑戰、促進創新並重塑半導體設計和製造的未來。了解芯粒技術如何成為行業變革的驅動力。
要解鎖芯粒技術的潛力，在充滿活力的半導體創新世界中保持領先地位，需要深入了解如何利用充分優化的芯粒來完成集成晶元設計將面臨的挑戰和解決方案。
本文由電子科技大學長三角研究院（湖州）集成電路與系統中心黃樂天老師指導電子科技大學「強芯鑄魂」計劃成員馮夢奇同學完成翻譯。「強芯鑄魂」計劃是電子科技大學依託學校在集成電路領域的優勢學科資源和產教融合資源，充分發揮電子薄膜與集成器件全國重點實驗室、國家集成電路產教融合創新平台的能量，聚焦集成電路設計、製造工藝、先進封裝以及EDA等核心關鍵技術，實施的本研貫通培養特別行動計劃。期望為我國探索出一條「快出人才，出高質量人才」的人才培養新路。
原文鏈接
https://techovedas.com/5-major-hurdles-in-chiplet-adoption-as-more-than-moore-solution/
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3589期內容，歡迎關注。
